AMD 最新的札记本电脑 Ryzen AI 处置器（代号为 \"Strix Halo\"）在其芯片组之间禁受了并行的 \"线海（sea of wires）\"互不竭统欧美情色，取代了台式机 Ryzen 型号中的 SERDES（串行器/解串器）步调。

该处置器的物理竣事由两个中枢复合芯片（CCD）构成，每个芯片王人禁受台积电的 N4（4 纳米）工艺制造，包含多达八个 Zen 5 内核和齐备的 512 位浮点运算单位。 值得看重的是，I/O 芯片（IOD）也禁受 N4 工艺制造，这标记着台式机模范 Ryzen IOD 所禁受的 N6（6 纳米）工艺的跳跃。

重要的变化在于芯片间通讯系统。 Ryzen 9000 系列（Granite Ridge）禁受 SERDES 将并行数据挪动为串行数据，在芯片间传输欧美情色，而 Strix Halo 则通过多个物理相接竣事径直并行数据传输。

这种盘算推算竣事了每个时钟周期 32 字节的微辞量，比肩斥了与串行化/反序列化经过关系的蔓延支拨。 并行互连架构还排斥了在电源景象移入手艺从头教授相接的需要，这是 SERDES 竣事中存在的一个闭幕。 关联词，由于相接密度的加多，这种盘算推算采选必须加多基板的复杂性，并需要更多的引脚用于外部相接，这标明与台式机变体比较，CCD 盘算推算可能需要修改。

AMD 的这种竣事需要更复杂的基板制造工艺，以允洽芯片间密集的并行相接。 之是以决定优先禁受这种更具挑战性的盘算推算步调，是因为数据密集型职责负载需要更低的蔓延和功耗，而芯片之间一致的高带宽通讯是至关迫切的。